paopaomori
这家伙很懒，什么也没写
Ta上传的资源 (0)
EDA大作业含异步清零和同步时钟的模可变计数器设计VHDL
CLK为时钟输入，RST为异步清零端，D[2..0]为模式控制端，可实现8种不同模式的计数方式，本计数器可供选择的计数模式分别为：七进制，十二进制，二十四进制，二十八进制，三十进制，三十一进制，六十进制，三百六十五进制。
通信原理课程设计SystemView仿真
绪论 2
SystemView及其操作简介 3
1.1SystemView的基本特点 3
1.2SystemView系统视窗 3
1.3系统定时（SystemTime） 5
1.4分析窗介绍 6
数字带通传输系统仿真 7
2.12ASK调制系统 7
2.22FSK调制系统 13
2.32PSK调制系
波形发生器VHDL
波形发生器VHDLentitymine4isport(clk:instd_logic;--时钟信号输入set,clr,up,down,zu,zd:instd_logic;--各个波形特征的调节触发信号posting:instd_logic;--任意波键盘置入信号
游程编码c++语言编译
c++实现游程编码绝对能运行！对相同字符进行记数从另一个不同字符重新开始记数，
音频编解码器TLV320AIC23及其与DSP接口设计
介绍TI公司的立体声音频CODECTLV320AIC23芯片的功能、内部结构、引脚排列；给出通过DSP串行口配置它所特有的内部控制寄存器的方法，使得设计更加灵活；可以实现和DSP无缝接口；从硬件和软件两个方面，结合该芯片串行口工作时序图，讨论与TMS320VC5409DSP的接口设计。
通信原理课程设计SystemView仿真
绪论2SystemView及其操作简介31.1SystemView的基本特点31.2SystemView系统视窗31.3系统定时（SystemTime）51.4分析窗介绍6数字带通传输系统仿真72.12ASK调制系统72.22FSK调制系统132.32PSK调制系统192.42DPSK调制系统221