Ta上传的资源 (0)

这是基于QUARTUS2的秒表实验,并用VHDL书写,已通过仿真,并下载到FPGA上也以通过。适合初学者学习分频等模块的设计。