Ta上传的资源 (0)

基于FPGA的dds波形发生器利用FPGA+DAC，设计一个DDS信号发生器。要求：1.分辨率优于0.1HZ2.ROM长度8位、位宽8位3.输出频率：10HZ~60KHZ（每周期>=50个点）4.显示信号频率（16进制显示，低频时至少含一位小数）5.直接输入频率控制字