Ta上传的资源 (0)

1、学习VerilogHDL的设计技巧 2、学习VGA接口特点 3、学习嵌入式逻辑分析仪的使用 设计内容: 以24M的工作频率,每个时钟周期输出一个象素,每行个800象素,每场525个象素