Ta上传的资源 (0)

verilog写的m序列生成器,3阶的,并3位一组输出,quartus编译通过,modelsim仿真验证过。