Ta上传的资源 (0)

基于verilog的任意时钟分频器，包括ucf管脚约束文件和时钟约束文件，只需要在FPGA上输入分频系数，就可以在示波器上获得相应分频后的波形

Verilog语言编写的一个电子琴，主要功能包括弹奏、自动播放、上一曲/下一曲、暂停/播放、加速/减速播放、录音模块暂时不能用，全键盘控制，还有VGA动态显示音符！