hexj84642

串行通信IP核用于FPGA--FileName:Baud_rate_generator.vhd--Function:Baudrategeneratorforuartcommunication--Systemclock:32MHz--**********************************

有很详细的注释，关于信号的稀疏分解和重建的，不错的资料...