VHDL串口收发例程 该例程实现一个UART收发器,通过了仿真验证和实际电路调试。电路使用的外部时钟为50MHz,通过IP核分频到4.915MHz,根据电路板实际时钟需要调整IP核参数,根据实际电路修改ucf文件重新定义管脚。