wycbs
这家伙很懒，什么也没写
Ta上传的资源 (0)
Clock Domain Crossing CDC Design Verification Techniques Using SystemVerilog
关于在RTL设计中，如何处理跨时钟域的问题的一篇文档，写的非常详细。
scsi_3spc sbc mmc rbc ssc文档
scsi-3spcsbcmmcrbcssc