Ta上传的资源 (0)

采用verilog编写，这里是USB核心的分层视图：usb1_core    |    +-usb_phy    ||    |+-usb_tx_phy    ||    |+-usb_rx_phy    |    +-usb1_utmi_if    |    +-usb1_pl    ||