Ta上传的资源 (0)

VHDL实现38译码器功能。 ENTITYYIMA38IS PORT(INPUT:INSTD_LOGIC_VECTOR(2DOWNTO0); OUTPUT:OUTSTD_LOGIC_VECTOR(7DOWNTO0)); ENDENTITYYIMA38;