Ta上传的资源 (0)

FPGAverilog单精度浮点乘除法,加减法器,加减法器结果只延迟了2个周期,乘除法在十几个周期,稳定