2018年最新版IEEE Standard VHDL Analog and MixedSignal Extensions DateofPublication:26Jan.2018 theIEEE1076.1languageprovides,asanextensionoftheIEEEVHDL1076language,acomprehensivesetofcapabilitiesforthedescriptionands
最新版IEEE Standard for SystemVerilog180020172018.8299595 最新版IEEE Standard for SystemVerilog 1800-2017 (2018.8299595)是一种集成硬件设计、规范和验证语言,用于设计复杂的数字系统,并且在行业中得到广泛使用。该标准还提供了新功能,支持重构和泛型,以及新的测试和调试功能。