Ta上传的资源 (0)

altera fpga通过串口发送一张任意图片到DDR2中缓存,并通过VGA显示,自己测试完美显示,如果有问题可以联系我

xilinx的开发工具SDSoc2018.2版本网盘地址,大约25G,需要的自己转载,自用OK,比官网下载快很多

FPGA和cy7c68013 usb2.0通信实现bulkloop的vivado工程文件,自己测试没有问题,成功实现FPGA的转发功能