robertjoe

VHDL8b10b编解码

采用VHDL语言进行8b10b编解码代码的编写，在modelsim中进行RTL级仿真，得到仿真图

verilog并串串并转换

采用verilog语言编写其代码。文件中有8位和16位并串转换代码和测试文件，其中8位并串转换有a和b两种方法实现

Verilog8b10b编码

采用Verilog语言编写8b10b编码代码，其基于查找表方法而不是逻辑关系，易于理解