基于CYCLONE ii ep2c5q208FPGA的高精度DDS正弦波发生器 外部晶振50m,经过锁相环六倍频后为300m,以此产生DDS时钟,产生正弦波,经测试正弦波的误差为1%,可供一般场合应用,根据DDS公式(其实就是一个很简单的公式,但DDS这个公式确实很巧妙的解决了产生“任意频率"的问题),只要修改程序中的SINADD(将其改成一个变量)就可以实现任意频率
自己编写的xilix ddr3IP核用户接口verilog程序 官方给的ddr3测试程序长达万行,有木有很痛苦的感觉?来来来,这个测试接口只有300行左右,实现了顺序写入及顺序读出,可以让你在半个小时之内了解具体的实现方法,本程序在ml605及ise14.4的ddr 3.92上验证过,可以正常读写,但仍然有bug,只是提供一个思路哈,我也在努力继续改进。