定浮点数转换程序verilog a)并采用门级编程,实现4-bit无符号整数到浮点数转换;b)并采用RTL级编程,实现4-bit无符号整数到浮点数转换;c)分别对门级编程实现和RTL级编程实现的组合逻辑电路进行功能仿真;d)利用“实验板”对两种4-bit无符号整数到浮点数转换电路进行综合和实现,设定定点数输入和浮点数输出的人机接口