la56387
这家伙很懒，什么也没写
Ta上传的资源 (0)
用verilog实现msk信号调制器
msk调制顶层模块msk_top.v
modulemsk_top(clk_100MHz,clk_2MHz,clk_1MHz,reset,x,msk_out);
inputclk_100MHz;
inputclk_2MHz;
inputclk_1MHz;
inputreset;
inputx;
out