u63940的所有下载-用户-卡了网

1.支持4816点FFT运算2.采用蝶形运算单元以全流水的方式运行3.基于Xilinx HLS语言开发

用于安装FPGA开发的Synplify,其综合速度优于vivado和quartus自带的综合器,可以大大加速FPGA开发速度

基于system verilog的矩阵乘法代码 ,进行了分块计算,并且对块矩阵的载入和写回进行了乒乓操作,大大掩盖了数据传输时间,且代码中的乒乓操作写法具有通用性,可供借鉴。

用verilog实现的五级流水线CPU,通过旁路技术解决了数据冒险,通过BTB动态分支预测来解决控制冒险

在fpga平台上用verilog通过iic总线实现对eeprom的读写

本程序基于numpy，自己动手实现了一个简单的卷积神经网络，共两个卷积层，两个池化层以及两个全连接层，并达到了97%的准确率