prowayne
这家伙很懒，什么也没写
Ta上传的资源 (0)
verilog实现I2S接收音频
verilog实现I2S音频,48Khz,24bit,左右两声道;I2S标准模块;在此基础上可以变采样率。
verilog实现I2C控制标准I2C寄存器
verilog实现I2C,可以用于控制标准I2C寄存器; 代码中I2C采用:7bit寄存器地址+寄存器地址+写/读数据模式
verilog实现串口支持多种设置
verilog实现串口支持多种设置; axis读写uart; 通过axis实现uart控制,方便对接应用,后接fifo方便控制。
verilog实现SDI音频内嵌bt1120
verilog实现SDI音频内嵌bt1120;符合标准SDI 辅助数据协议。数据包括:Y/C两路,分别为控制链路和数据链路。通过SDI分析仪可以分析协议正确性。
verilog实现axis接口读写I2C代码中包含master slave两部分
verilog实现axis接口读写I2C,代码中包含master/slave两部分 master: axis to I2C slave : I2C to axis
提供一套适用于FPGA ZYNQ开发的目录结构
提供一套适用于FPGAZYNQ开发的目录结构，方便工程管理，推荐结合GIT使用，目前使用比较顺利，特别是zynq开发时，文件较多。目录结构更为重要，FPGAARM分开管理，同时还要输出Release文件。