Ta上传的资源 (0)

proteus8.6：译码器74LS138和门电路设计一个全加器 全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。

使用两片74LS161和门电路设计一个六十进制计数器。 （1）画出连线图，输出用七段数码管7SEG-BCD显示出来。 （2）74LS161的CP脉冲由信号源中的DCLOCK提供，要求七段数码管的显示将从00→01→02→03→04→05→06→07→08→09→10→11→12→┄→57→58→59