Ta上传的资源 (0)

基于FPGA的SDRAM接口模块的VeriogHDL设计,本接口模块可以实现,对SDRAM的初始化,刷新,读,写操作,设计架构及思路可以查看博客SDRAM系列分类专栏。

此代码实现了自动ARP的功能,可以响应PC端的ARP请求,也可以向PC端发送ARP请求,注意的就是在发送段代码中需要对发送的字节进行crc校验,由于我自己写的时候直接使用了大神设计的校验模块,版权原因,故此不便上传,勿喷。。。