Ta上传的资源 (0)

DDR板级互联可靠性一直是嵌入式系统硬件设计的热门话题,随着产品功能和性能不断丰富及异构处理器架构的出现,系统内存带宽的需求在成倍增加,从最初每秒数十兆比特率的SDRAM颗粒到现在吉比特率的级联DDR4及未来的DDR5、DDR6,数据信号周期逐步缩小至几百甚至几十皮秒。对于数字信号传输通道,几百皮秒