基于verilog HDL编写的分别显示个位和十位的十二进制加法计数器 基于verilog HDL编写的分别显示个位和十位的十二进制加法计数器,压缩包里有vwf时序波形和最简单的testbench测试代码