vip_happen

串并并串转换

用VHDL实现串并转换并串转换。用modelism仿真验证程序可以使用。

按字节交织

VHDL实现按字节交织，交织深度为4.仿真过程序没问题。

VHDL实现块交织

1024字节进行交织深度为4的交织代码，仿真没问题

加扰与解扰

VHDL实现加扰解扰程序，连在一起用modelism仿真，并通过下板子验证程序可以使用

任意奇数分频

VHDL实现任意奇数分频，modelism仿真验证程序可以用。

任意偶分频

VHDL实现任意偶数分频，用modelism仿真程序可以使用。