Ta上传的资源 (0)

VGA原理，verilog实现，详细介绍了vga显示时序要求。 VGA接口是一种D型接口（D-SUB），上面共有15针空，分成三排，每排五个。如图1-1所示。而不之配套的底座则为孔型接口。

Xilinx提供的EndpointBlockPlusforPCIe解决方案适用于Virtex™-5LXT/SXTFPGA架 构，是一种可靠的高带宽可缩放串行互连构建模块。核例化Virtex-5LXT/SXT器件中的 Virtex-5IntegratedBlockforPCIExpress，支持Ver

Spartan-3 系列架构由以下五个基本的可编程功能单元组成： • 可配置逻辑模块 (CLB) 包含灵活的查找表 (LUT)，这些查找表用来实现用作触发器或 锁存器的逻辑单元和存储单元。CLB 可以执行多种逻辑功能，并且可以存储数据。 • 输入 / 输出模块 (IOB) 控制器件的 I/O 引脚与

处理层（transaction Layer specification）是请求和响应信息形成的基础。包括四种地址空间，三种处理类型，一类是对i/o口和memory的读写包（TLPS：transaction Layers packages），另一类是对配置寄存器的读写设置包，还有一类是信息包，描述通信

本文是在FPGA平台用硬件语言实现的sd卡读写，整个工程通过测试，可运行成功！虽然是在FPGA上实现的，但是只要将PLL改为一个分频器，也能用，用在比赛的板上肯定是可以的。我的架构是CPLD＋FLASH+MS6313＋MS6308。其中，MS6313是一块音频DA，MS6308是功放，用于耳机播放。