Ta上传的资源 (0)

在Verilog语言中经常用到有限状态机,处理相对复杂的逻辑,设定好不同的状态,根据触发条件跳转到对应的状态,在不同的状态下进行相应的处理。在程序中设计8位寄存器,1 Idle状态下,判断shift_start是否为高,若高,则进入Start状态;2在Start状态延迟100个周期,进入Run状态,