Ta上传的资源 (0)

在Verilog HDL中,描述组合逻辑时常用的assign结构。 Equal=(a= =b)?1:0,这是一种在组合逻辑实现分支判断时常用的格式。 测试模块用于检测模块设计是否正确。它给出模块的输入信号,观察模块的内部信号和输出信号,如果发现结果与预期有偏差,则需要对设计模块进行修改。 综合就是把