EDA实验报告综合 EDA软件的熟悉与使用,三八译码器设计,简单组合逻辑设计,简单分频时序逻辑电路的设计,利用条件语句实现计数分频时序电路,在Verilog HDL中使用函数和任务,always块实现较复杂的组合逻辑电路,利用有限状态机进行时序逻辑的设计