Ta上传的资源 (0)

Quartus II內的SignalTap II是debug Verilog很好的工具,不過似乎有時無法顯示reg的值,我發現一個小技巧可解決這個問題。 Introduction 使用環境:Quartus II 7.2 SP1 + DE2(Cyclone II EP2C35F627C6) 本文是我較