xuanyue2
这家伙很懒，什么也没写
Ta上传的资源 (0)
sdf_3.0.pdf
SDF3.0官方协议及解释,后仿真SDF反标必须理解的协议,反标了IOPATH,INTERCONNECT、TIMING CHECK等等时序延时及时序要求。
TimingDesigner_v9.2_win软件及破解教程
TimingDesigner_v9.2_win软件、license、及破解教程都有，非常方便好用。
经典跨时钟域同步电路
经典跨时钟域同步电路各种异步处理值得推荐
VCS覆盖率收集userguide
VCS覆盖率收集userguide，synopsys官方文档，使用方便，适合设计验证人员使用。
arm_cortex_m3_designstart_eval
arm_cortex_m3_designstart_eval，arm cortex m3的设计文档
TimingDesigner_v9.2_win软件及破解教程
TimingDesigner_v9.2_win软件、license、及破解教程都有，非常方便好用。
精通VERILOG加HDL IC设计核心技术实例详解part2
精通VERILOG+HDL：IC设计核心技术实例详解
精通VERILOG加HDL IC设计核心技术实例详解part1
精通VERILOG+HDL：IC设计核心技术实例详解
innovus UG
cadence官方encounter升级版本工具innovus user guide