Ta上传的资源 (0)

本文基于Modelsim 6.0 SE版本和Quartus II 4.2+SP1版本,详细讲述PLL在Modelsim SE版本中的仿真步骤.其仿真步骤同样适合Altera公司另外的Megacore。这里以PLL完成20

FPGA 和通用DSP 的关系是“既合作,又斗争”。DSP 器件是CPU 的一种,是顺序 执行为主的模式,它的优点、缺点全在顺序执行,因为是顺序执行,所以比并 行执行的FPGA 慢很多,但是做控制功能比FPGA 要强大,但是FPGA 通过提高性 能、增大容量、降低价格来逐渐挤压通用DSP 的高端、中

仅适用于 Multisim KeyGen V11.0.1 个人测试可用。内含汉化文件为11.0版本可用, 11.0.1版本未做测试。

片间通信是FPGA 设计过程中，是最容易被忽略而且最容易出错的问题。因为 工程师在做设计的时候，往往只关心系统最高工作速度(Fmax)去了，而忽略了IO 上的最高 速度。本人经过仔细研究，总结出解决片间通信问题的绝杀手段。希望对广大工程师有用。 本文从系统模型，器件结构，代码风格，约束手段四个方面进

工程师在设计时，为了以后单板的升级需求，往往会选择封装管脚一样的但逻辑容量不 一样的PLD器件进行兼容设计，方便以后增加或删减逻辑容量而不需要重做PCB。Altera 公司每一个系列的CPLD和FPGA不同容量的诸多器件都可以做兼容设计，但是并不是很 简单替换就可以，我们需要考虑一些不同管脚的接法。