xiepengyun54

VerilogHDL程序都是我们自己为教学目的而编写的，全部程序在CADENCE公司的LWB(LogicWorkBench)环境下和Mentor公司的ModelSim环境下用Verilog语言进行了仿真,通过了运行测试，并分别用Synergy和Synplify综合器针对不同的FPGA进行了综合。分别

RISC系统结构基本思想：简单结构的高效实现体：指令系统结构操作：简单数据：Load-Store结构，寻址方式简单编码：定长相：实现与使用方式简化硬件，提高主频指令流水线技术：寄存器操作容易解决相关编译技术用：性能及兼容性性能：每条指令周期数差不多，主频高，CPI高流水及多发射技术在提高性能的前提下

Register File is a large structure in the contemporary microprocessors and its access time and energy dissipation is significant compared to other com

1．掌握ARM嵌入式C语言编程基本方法。2. 掌握嵌入式汇编（Inline Assembly）编程规则和方法。3．掌握汇编语言程序和C语言程序之间相互调用规则和编程方法。