edif7er
这家伙很懒，什么也没写
Ta上传的资源 (0)
_Verilog_HDL的基本语法
_Verilog_HDL的基本语法
使用QUARTUS_II做FPGA开发全流程傻瓜式详细教程.
ALBRA Contents How to Contact altera Typographic Conventions Introduction Design Flow Before You begin 1-2 What You will learn 1-2 Get started...... g
周立功Verilog HDL黄金参考指南
广州周立功单片机发展有限公司Tel:(020)3873097638730977Fax:38730925htp:/v.zlgmcu.com 过程连续赋值 50 编稈语言接口 寄存器 5 Repeat 保留字 53 Specparam 语句... 字符串 任务 61 任务使能 64 定时控制 用户定义的
modelsim教程
Fle Edit View Project Assignments PrC山+NCt+F斗i New Project Wizard2 Open Project.Ctrl+]save ProjectClose ProjectCtrl+sSave asCtrl-shift+sle Proper ties