Ta上传的资源 (0)

verilog 写uart模块，例化时可以配置模块时钟与波特率时钟，内部集成了晶振--波特率计数器偏差校正部分(通过最小边沿校正)，校正范围-10%~10%，接收部分使用7点采样。 例化示例： uart #( .freq_clk(24), .freq_baud(57600) ) m1( .clk(2

华为手机的刷机包，最新的，改了电话本的首字母查找模式，别的刷完还没有感觉到，包括刷机包，刷机程序，还有驱动，还有就是在w7下也是可以刷的，不必一定要用xp