Ta上传的资源 (0)

1.实验目的: (1)学习寄存器的原理和设计方法 (2)掌握灵活运用VerilogHDL语言进行各种描述与建模的技巧和方法 2.实验要求: (1)使用合适的方法来编程实现规定功能的4位寄存器 (2)课前任务:在XilinkISE上完成创建工程、编辑程序源代码、编译、综合、仿真、验证,确保逻辑正确性.

1.熟悉模块调用的方法,学习分时复用输入设备(拨码开关)的编程方法,学习构造存储器的方法,锻炼编程设计数字系统的能力。2.掌握灵活运用VerilogHDL语言进行各种描述和建模的技巧和方法。

1.实验目的:(1)学习同步十进制计数器的原理和设计方法,理解它与二进制计数器的区别(2)掌握灵活运用VerilogHDL语言进行各种描述与建模的技巧和方法2.实验要求:(1)使用合适的方法来编程实现规定特性的十进制同步减法计数器(2)课前任务:在XilinkISE上完成创建工程、编辑程序源代码、编

1.学习使用VerilogHDL语言进行时序电路的设计方法2.掌握灵活运用VerilogHDL语言进行行为级语言描述的技巧和方法;3.学习寄存器堆的数据传送和读写工作原理,掌握寄存器堆的设计方法.

1. 实验目的: (1) 学习二进制加/减法器运算器的原理和设计方法 (2) 掌握灵活运用Verilog HDL语言进行各种描述与建模的技巧和方法 2. 实验要求: (1) 使用结构建模方法来实现加减法器. (2) 课前任务:在Xilink ISE上完成创建工程、编辑程序源代码、编译、综合、仿真、验

1. 实验目的: (1) 学习JK触发器的原理和设计方法 (2) 掌握灵活运用Verilog HDL语言进行各种描述与建模的技巧和方法 2. 实验要求: (1) 使用合适的方法来实现JK触发器 (2) 课前任务:在Xilink ISE上完成创建工程、编辑程序源代码、编译、综合、仿真、验证,确保逻辑正