Ta上传的资源 (0)

StratixIVGT版收发器信号完整性开发套件包括:StratixIVGT开发板安装的器件EP4S100G2F40I1N配置状态和设置单元FPP配置嵌入式USB-BlasterTM下载电缆时钟板上时钟振荡器:50MHz,100MHz,644.53MHz和706.25MHzSMA连接器,为收发器参考

设计规则检查(DRC) Design Rule Check 版图与电路图的对照(LVS) Layout Versus Schematic 电气规则检查(ERC) Electrical Rule Check 天线规则检查(ANT) 静电放电检查(ESD)