Ta上传的资源 (0)

该文档介绍了使用Verilog语言实现分频的设计原理,并介绍了分频器设计的原理,具有参考价值。对FPGA时钟分频设计很有帮助

该软件用于进行FPGA时序设计时进行时序图的绘画。使用非常方便。适合每个FPGA设计者在设计开始进行时序设计时使用

该程序使用Verilog语言实现了Cordic算法,未调用IP核,使用vivado2018.3开发

该文档介绍了使用Verilog语言实现分频的设计原理,并介绍了分频器设计的原理,具有参考价值。对FPGA时钟分频设计很有帮助