基于Tomasulo算法的32位RISC带Cache的流水线CPU设计 清华大学电子系微机原理课程设计题目。4人合作完成。包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。Quartus仿真实现了32位RISC微处理器,支持数据处理(包括乘除法),数据传送,子程序调用,中断及跳转。时序仿真主频可达
基于VGA和FPGA实现的打砖块反弹球游戏设计 数字逻辑设计课程大作业。3人合作完成用VHDL语言实现,内含实验报告和源代码。游戏特点有:不同难度级别、计分功能、生命值、绚丽结束画面、砖块形转方便修改、随机发射速度、挡板不同位置反射角不同、小球速度、挡板宽度可变通过FPGA实验板和VGA测试。
用java编写的简易通讯簿 本人初学java时的大作业。 实现功能: 1.图形用户界面,可以处理无上限个数的分组,每组可以容纳无上限个数的联系人,联系人有姓名、生日、电话、地址等信息; 2.在界面中动态显示所有分组,动态显示所有联系人或指定分组中的联系人。联系人按姓名排序; 3.分组、联系人数据从键盘输入; 4.可以按姓氏、电