qq_41950
这家伙很懒，什么也没写
华南理工大学VHDL实验数码管与分频器
（1）利用硬件描述语言设计分频器模块和七段显示码模块； （2）学习数码管驱动芯片74HC595的时序，请同学根据时序写出VHDL代码； （3）设计数据产生模块，每秒输出数字加1； （4）设计顶层文件，驱动数码管模块，使（3）产生数据显示在数码管上。
讲义 105 0 DOCX 2019-04-07 12:04:08
华南理工大学VHDL实验一Quartus软件入门及双向数据流总线的设计
设计一个8位位宽的双向数据总线，由使能端S控制总线数据流向，当S＝00，C的数据赋给A；当S＝01，A的值赋给C；S为其他值时，B的数据赋给C。用VHDL编程设计该双向数据总线， 并观察的仿真波形结果验证双向总线的功能。
讲义 104 0 DOCX 2019-02-15 00:02:29