Ta上传的资源 (0)

使用verilog编写的fifo源程序,包含双口存储,写地址,读地址,写、满信号产生模块