Ta上传的资源 (0)

BSDCompiler DCExplorer DFTCompiler/DFTMAX™ DesignCompiler® DesignVision™ ESP Formality® HDLCompiler™ Hercules™ ICCompiler™ ICValidator LibraryCompiler

包含英文技术手册，及国内实际开发者编写的教程；另外，也会上传systemverilog的中文教程，便于理解UVM的开发。通用验证方法学（UniversalVerificationMethodology,UVM）是一个以SystemVerilog类库为主体的验证平台开发框架，验证工程师可以利用其可重用

已测，vivadolicense支持2017.3版本及以前版本，Vivado设计套件，是FPGA厂商赛灵思公司2012年发布的集成设计环境。包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于AMBAAXI4互联规范、IP-XACT

本资源包含sv的英文技术手册和中文开发手册，非常实用；是uvm开发的基础。SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE1364-2001 Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压缩和非压缩数组、 接口、断言等等，这些