yanchengli
这家伙很懒，什么也没写
基于高速时钟电路终端的信号完整性分析
近年来，随着电子技术的发展，印制板上的微处理器和逻辑电路中的时钟速率越来越快，信号的边沿越来越陡，由此带来的信号完整性（SI）问题也日益被关注。在高速数字电路中，时钟信号是芯片工作的基准频率，数据的传输一般通过时钟对数据信号进行有序的收发控制，如果时钟不准确，芯片就无法正常工作，因此时钟电路对实现数
硬件开发 8 0 DOC 2020-07-27 08:07:42
针对DDR2_800和DDR3的PCB信号完整性设计
针对DDR2-800和DDR3的PCB信号完整性设计.包括涉及阻抗，层叠，拓扑，时序等设计方案与分析。
专业指导 21 0 RAR 2019-02-18 05:02:28