zjjxs

本程序采用Verilog语言编写,主要是Uart串口通信,通过配置参数实现波特率和主时钟可调的Uart程序(Verilog程序)

此压缩是包含有modelsim10.4下整个仿真的工程，src文件夹下是Verilog源程序文件，还包括testbench

此压缩文件为计数器和7段数码管显示功能，使用Verilog语言描述的模块