设计与验证:verilog HDL
本书以实例讲解的方式对hdl语言的设计方法进行介绍。全书共分9章，第1章至第3章主要介绍了veriloghdl语言的基本概念、设计流程、语法及建模方式等内容；第4章至第6章主要讨论如何合理地使用veriloghdl语言描述高性能的可综合电路；第7章和第8章重点介绍了如何编写测试激励以及verilog的仿真原理；第9章展望hdl语言的发展趋势。
用户评论
推荐下载
-
数字系统设计与Verilog_HDL_王金明
Verilog HDL是目前应用最为广泛的硬件描述语言．Verilog HDL可以用来进行各种层次的逻辑设计，也可以进行数字系统的逻辑综合，仿真验证和时序分析等。
50 2018-12-31 -
Verilog HDL程序设计的实例分析与解析
本文将详细分析和解析Verilog HDL程序设计的实例，涵盖Verilog语言和语法的基础知识，并结合实例设计进行深入解析，帮助读者更好地理解Verilog HDL程序设计的实践应用。文章从程序设计
16 2023-07-23 -
Verilog HDL设计与实战视频教程加源码
Verilog HDL设计与实战视频教程+源码
11 2021-01-30 -
脉冲展宽与压缩电路Verilog HDL
采用时钟计数方法实现的单稳态脉冲展宽电路,能够有效、方便地对输入脉冲进行展宽和压缩。单稳态展宽电路的主要功能组成部件是单稳态触发器。单稳态触发器的工作特性具有以下显著特点。
97 2020-08-09 -
verilog学习与验证
讲的verilog，写的很清楚，很细，很适合初学者，希望能帮助到大家
19 2019-08-01 -
Verilog HDL高级数字设计源码
高级数字设计源代码
25 2019-06-21 -
Verilog加HDL加设计实例.pdf
设计一个数字系统,使其:( 设计一个数字系统,使其:(1 )按1Hz 的频率从0 开始加 开始加1 计数,当计到99时,再来一个时钟信号则产 时,再来一个时钟信号则产 生 进位 信号,并清零,然后又从
8 2020-11-05 -
Verilog HDL程序设计实例详解
非常实用的verilog教程，非常适合初学者使用，内含大量案例，可以直接使用
16 2020-05-13 -
基于Verilog HDL的UART设计代码
基于VerilogHDL的UART设计完整代码及testbench
42 2019-09-24 -
Verilog HDL复杂数字系统设计
VerilogHDL复杂数字系统设计
25 2020-04-20
暂无评论