ＥＤＡ数字钟

本实验要求在QuartusII开发系统中用可编程逻辑器件完成简易数字钟的EDA设计。掌握较为复杂逻辑电路的设计方法，包括十进制、六进制、二十四进制计数器的设计方法。并学习在QuartusII环境下采用

数字钟学习的目的是掌握各类计数器及它们相连的设计方法；掌握多个数码管显示的原理与方法；掌握FPGA技术的层次化设计方法；掌握用VHDL语言的设计思想以及整个数字系统的设计。此数字钟具有时，分，秒计数显

网上有很多数字钟的仿真例子，但有些调整时间时会出错，针对这个问题，将程序进行了修改，此例可正确调整。

课程设计---简单8路抢答器，（基于单片机和Proteus仿真）

μC/OSII(Micro-ControllerOperatingSystemTwo)是一个可以基于ROM运行的、可裁剪的、抢占式、实时多任务内核，具有高度可移植性，特别适合于微处理器和控制器，适合很

数字钟的仿真电路，可以看看，学习学习，还有仿真图片

EDA数字钟的经典之作，自己亲身实践，没一点问题，老师也验证过

这是我们课设做的数字钟的文件有60、24计数器和分频器的VHDL语言设计，仅供同志们参考

可以用来进行LCD12864的驱动开发 或者是毕业论文的参考

一个基于verilog的数字钟程序,用xilinx的basys2开发板