模拟电路与数字电路组合逻辑电路

用VHDL实现的简单逻辑电路，包含2位全加器、2位减法器以及其改进后的电路设计

利用组合逻辑电路设计电路来解决加法器减法器的应用

一个有关于编码译码和组合逻辑电路的实验报告,需要的朋友可以下下,看看。

模拟电路数字电路课件PPT格式清华大学课件希望对大家学习好模拟电路数字电路

两份pdf教程,很适合基础薄弱的朋友自学。分别为《跟我学数字电子技术》和《跟我学模拟电子技术》。

模拟电路数字电路电子书学习的好书你知道的。

修数字逻辑与数字电路课程时的一些实验报告《数字逻辑与数字电路》实验指导实验1．VerilogHDL输入方式组合电路的设计多路选择器和三人表决电路的设计(1)实验目的：进一步熟悉QuartusI

本教程主要介绍数字电路与数字逻辑的基础概念和实验操作流程。从二进制运算、逻辑门电路、组合逻辑电路、时序电路等方面进行详细讲解，配合实验指导和案例分析，旨在帮助初学者快速了解数字电路和数字逻辑的知识点，

数字逻辑与数字电路教学课件 计算机系老师制作

电路之时序逻辑电路