基于VHDL的UART的开发流程

本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控制器,10个bit是1位起始位

此文档主要收集的是一些基于FPGA的VHDL描述的一些比较常用的实例，每个实例都有相应的时序仿真图和RTL图

VHDL Quartus 计数器 秒表 完整程序及仿真文件

本人写的VHDL秒表的代码，全部模块化，格式简介明了

基于VHDL的FPGA串口通信 验证实现和PC机进行基本的串口通信的功能

VHDL是一种标准的硬件描述语言,该语言可以描述硬件电路的功能、信号连接关系及定时关系,是当今电子设计自动化(EDA)的核心技术.本文通过简易电子表的设计实例,详细介绍了利用VHDL设计电路的流程和方

这是一个基于VHDL语言的PCM编解码程序，调试已通过

小波变换使用VHDl DWT 很使用的，可以试试

基于VHDL的数字闹钟设计 随着EDA技术的发展和应用领域的扩大与深入EDA技术在电子信息、通信、自动 控制及计算机应用领域的重要性日益突出。EDA技术就是以计算机为工具设计者在EDA 软件平台上

用vhdl语言实现8259功能的程序，论文、相关资料另上传。上传文件包括vhd程序和scf波形仿真文件，全部编译仿真成功。可实现8259全部功能：具有8级优先权控制，通过级联可扩展至64级每一