推荐下载
-
子网计数器
子网计数器
27 2018-12-28 -
环形计数器
环形计数器是由移位寄存器加上一定的反馈电路构成的,用移位寄存器构成环形计数器的一般框图见图23-5-1,它是由一个移位寄存器和一个组合反馈逻辑电路闭环构成,反馈电路的输出接向移位寄存器的串行输入端,反
7 2021-02-08 -
倒数计数器
visual studio开发的倒数计数器,源码可以联系我!
8 2020-08-19 -
阳光数码网页计数器网页计数器
网页计数器阳光数码网页计数器阳光数码网页计数器阳光数码网页计数器
39 2019-05-13 -
模60计数器通过计数器级联得到
下面描述的是一个模60计数器，该计数器通过将模10计数器和模6计数器级联的方式构成，每当模10计数器计数到1001时，模6计数器就会计数加1，直至计数到60时，即模6计数器到达0101、模10计数器到
108 2018-12-07 -
用集成计数器构成任意进制计数器
用集成计数器构成任意进制计数器 摘 要：通过对计数原理的分析，系统地讨论了用已有的集成计数器产品构成任意N进制计数器的方法。 关键词：计数器；清零；置数；串行进位；并行进位
62 2018-12-07 -
录像机计数器问题计数器时间
对于录像机的计数器的读数与时间的关系，并不是是简单的正比关系，据有关数据检验发现，录像带右轮每分钟所增加的录像带长度即是磁头每分钟所读的录像带长度，而录像机的磁头是匀速工作的，即磁头每分钟所读的磁带长
81 2019-01-21 -
基于Verilog语言的可预置加减计数器的设计
基于Verilog语言的可预置加减计数器的设计
23 2018-12-21 -
10进制加减计数器状态机的VHDL设计
10进制加减计数器状态机的VHDL设计，有源程序的
16 2019-05-19 -
两位16进制加减可逆计数器工程包
时序逻辑电路实验：两位16进制加减可逆计数器工程包包含VHDL源码、引脚配置等所有工程文件，完美测试
23 2019-09-18
用户评论