zynq实现的sobelIP核设计

以Altera公司的Quartus II 7.2作为开发工具,研究了基于FPGA的DDS IP核设计,并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为

随着集成电路制造技术迅速向亚微米发展, 产生了系统级集成的新概念, 为缩短系统级芯片的设计时间, 重复利用已有的设计, 核基设计方法被广泛采用。本文介绍了核的分类及核基FPGA 的设计流程, 讨论了软

本USB IP核在设计时,充分考虑到可重用性,其USB端点可进行相应的配置和扩展。同时针对目前SoC中常用的WishBone总线和AMBA ASB总线结构设计了总线适配器,在综合前进行相关的宏定义就可

对有功电能计量的数学模型进行了分析,给出了相应的IP核实现模型,并详细讨论了CIC抽取滤波器、IIR高通滤波器、FIR低通滤波器、数字频率变换等模块的原理与设计。利用Simulink模型进行了仿真,用

DSP与ARM双核系统的通信接口设计,嵌入式系统

本论文详细描述了如何从无到有设计一款8位RISCMCU软盒的过程

ISE design flow based on IP core

：随着高速图像处理技术的发展，VGA控制器知识产权(Intellectual Property，IP)核已成为片上系统(System．on—Chip，SoC)芯片中的一个重要部件．文章介绍了一种使用V

提出了一种采用基于NiosII处理器的通用AD IP核来实现嵌入式数据采集系统的新方案。它能将市面上任意一款AD芯片制作成IP核并集成到NiosII系统中使用,且整个IP核的控制与运算逻辑由一片FPG

由于传统智能家居无线传感器网络中传感器位置固定,需要布置的网络节点个数太多导致成本太高.鉴于以上原因,为了实现在减少Zigbee网络节点的前提下,又能实时捕捉用户所需信息的目标,本文提出了一种基于Zy